-
4
点赞
-
踩
-
39
收藏觉得还不错? 一键收藏
-
评论
热门文章
- 调制和解调 23391
- 锁存器(latch)和触发器(filp-flop)的概念和区别?为什么多用register。行为级描述中latch如何产生的? 17994
- 常用数字电路的逻辑符号 17930
- 阻塞赋值和非阻塞赋值的区别? 9910
- 同步电路和异步电路的区别 9003
最新评论
最新文章
- Retiming技术
- 2020-11-23
- UVM框架的大致流程
目录
目录
最新文章
- Retiming技术
- 2020-11-23
- UVM框架的大致流程
csf2022: 电平触发的触发器就不是边沿触发的啊
weixin_50302629: 从CLK到F1/CK和F2/CK的clock path上的公共的BUF可以在launch和capture path上使用不同的delay值吗?有没有大佬讲解一下?
weixin_45124976: 确实 我算出来也是您这样 我觉得他这个有误
weixin_44142824: 组合逻辑中出现自己等于自己那就改用时序逻辑写,自己等于自己感觉就有存储的意思了
small_white_huuu: 博主,你这个奇数分频,最后两个时钟应该是想与吧。用 &&