【硬件设计】硬件学习笔记三--常见接口电路设计

前言：写在前面：本篇笔记来自王工的硬件工程师培训课程，想要学硬件的同学可以去腾讯课堂直接搜索，以下是我对知识点的总结归纳，硬件的学习还是建议大家多去看元器件手册，多动手实操。

一、RS232电路设计

1.1 定义与连接方式

RS232的接口定义如下：

• DCD:载波检测。主要用于Modem通知计算机其处于在线状态。
• RXD:此引脚用于接收外部设备送来的数据。
• TXD:此引脚将计算机的数据发送给外部设备。
• DTR:数据终端就绪；当此引脚高电平时，通知Modem可以进行数据传输，计算机已经准备好。
• GND:信号地；
• DSR:数据设备就绪；此引脚高电平时，通知计算机Modem已经准备好，可以进行数据通讯了。
• RTS:请求发送；此脚有计算机来控制，用以通知Modem马上传送数据至计算机；否则，Modem将收到的数据暂时放入缓冲区中。
• CTS:清除发送；此脚由Modem控制，用以通知计算机将数据送至Modem
• RI:Modem通知计算机有呼叫进来，是否接听呼叫由计算机决定

通常情况下只使用RXD、TXD、GND三个引脚，连接方式如下：

232接口转RJ45网口线的定义连接：

1.2 数据发送逻辑

一般只用RX、TX、GND就可以进行数据传递了，但也有用到其他引脚的时候，其定义如下：

1. A->B，A使得RTS引脚有效，表明“请求发送”数据给设备的B。
2. A检测CTS引脚，CTS有效，说明B自己准备好接受数据了，才会真正开始发送数据。
3. 在发送每个字符之前，都会去检测对应的CTS是否有效，如果有效，才会继续传输对应的数据，如果发现CTS无效，那么就不能发生数据了。
4. 对于CTS一直有效的情况，A就一直发送数据给B，到了最后数据发送完之后，再把RTS设置为无效，表示数据已经发送完了。
5. 这就是整个单个的数据发送流程。

1.3 数据帧格式

时间电路中232中的电平逻辑是与数据的逻辑相反，也就是逻辑1用负电平表示，逻辑0用正电平表示。
一般在发送设备Tx端与接收设备的Tx端需要接一个上拉电阻。

二、RS485/422电路设计

2.1 简介与定义

• RS-422是一种全双工通信协议，允许单个驱动器与多个接收器通
  信，数据信号采用差分传输方式，速率最高可达50Mbps。
• RS-485是半双工通信协议，满足所有RS-422的要求，而且比RS-
  422稳定性更强。具有更高的接收器输入阻抗和更宽的共模范围(-
  7V至+12V)。
• RS485的最长传输距离能达到1200米，但在实际应用中传输的距
  离要比1200米短，具体能传输多远视周围环境而定。
• RS485发送接收引脚是A、B, RS422发送引脚是T+、T-，接收引脚是R+、R-，485兼容422的话，将T+、R+接到A，T-、R-接到B，相当于是将全双工变为半双工。
  

发送端逻辑电平定义：

1. 最大驱动输出电平 -7V≤ VAB ≤+12V
2. 发送端AB间的电压差V_AB ：
   • +2～+6V 逻辑 “1”
   • -2～-6V 逻辑 “0”

接送端逻辑电平定义：

• 接收端AB间的电压差V_AB ：
  • ＞＋200mv 逻辑“1”
  • ＜－200mv 逻辑“0”

差分传输方式能有效提高抗干扰能力的原因：

• 无干扰：（DT）=(D+)-(D-)
• 有干扰：（DT）=[(D+)+Noise]-[(D-)+Noise]
  =(D+)-(D-)

一般的485芯片接口的定义：

• A：差分正输入端
• B：差分负输入端
• RO：接收端
• DI：发送端
• RE：接收使能端
• DE：发送使能端

2.2 电路设计

终端电阻的选择
定义：
在线型网络两端（相距最远的两个通信端口上），并联在一对通信线上的电阻。

作用：
根据传输线理论，终端电阻可以吸收网络上的反射波，有效地增强信号强度。

电路结构如下：

RS-485偏置电阻的选择
偏置电阻的作用：

• 当总线空闲或开路时，利用偏置电阻将总线偏置在一个确定的状态（差分电压≥200mV），这样即使线路中出现了比较小的反射信号或干扰，挂接在总线上的数据接收器也不会由于这些信号的到来而产生误动作

偏置电阻的大小：

• 电阻的典型值是4.7kΩ，具体数值随电缆的电容变化而变化
  

额外设计-单线串口的设计

三、IIC电路设计

I2C是开漏输出(open drain)的，不是普通的推挽输出(push-pull)，我们也知道开漏输出(open drain)的接口信号需要加上拉电阻。

3.1 开漏输出的原因

推挽输出：
推挽输出(push-pull)就是由一个PMOS和一个NMOS组成。
1.当输出高电平时：PMOS打开NMOS关闭；
2.当输出低电平时：PMOS关闭NMOS打开。

开漏输出：
open drain ：
1.当输出高电平时NMOS关闭，输出处于floating的状态；
2.当输出低电平时NMOS打开即可。
如此我们看出，open drain的输出高一定要借助外力，这就是为什么我们检查I2C的设计时，一定要确保外部有上拉电阻才行。

由于I2C是有很多设备线与连接而成，如果采用push-pull的话，可能会出现一个设备输出高，另外设备输出低，也就是左边设备的PMOS打开而右边设备的NMOS打开，这样就在VCC和GND之间形成短路，此时大的电流会把设备烧毁，后果是灾难性的。

3.2 上拉电阻的选择

如图当SDA输出高电平时，有VCC通过上拉电阻和电容充电，而当SDA输出低电平时。

这里的电容是从哪里来的？
1）走线的杂散电容
2）I2C芯片的输入引脚的电容

因为有电阻和电容的阻挡，需要通过RC进行指数充电，高电平上升的满，低电平下降的快。

因此会电平会变成下面的形式：

红色是理想电平，蓝色为实际电平，过绿线才能算是高电平，可以看到如果上升时间过慢，就会导致高电平时间持续时间过短，甚至到不了绿线。

电容值受板子面积、总线上的设备数量、走线等的影响，以及芯片的输入电容相加，再加上走线带来的杂散电容。电容值以固定。
因此我们能改变的其实就是电阻了，通过适当调整电阻值，我们可以获得比较合理的上升时间。

上拉电阻的选择注意要点：

1. 先确定最大值：取值太大的话，会导致两个后果，一是芯片接收端驱动能力不足，二是上升时间不够。
2. 再确定最小值：电阻取值太小的话，会导致Vol太大，芯片低电平下不来，也就是电阻值太小导致导线的电阻获得了毕竟大的分压。
3. 一般的情况下电阻可以从2.2K、3K、4.7K中选择。

程序注意事项：
有一种情况就是，当从机在发送的时候，主机按了一个复位或者来了一个中断，导致IIC时钟线停止，然后SDA处于低电平，从机一直等着SCL时钟信号，当主机重新启动IIC时，要发送SDA，导致主机与从机发送数据冲突。

因此解决方法是可以在发送数据前，判断SDA线的电平，如果SDA线是低电平，则发送9个时钟信号，

四、SPI电路设计

4.1 定义

SPI(Serial Peripheral Interface–串行外设接口)总线系统是一种同步串行外设接口，它可以使处理器与各种外围设备以串行方式进行通信以交换信息。

• MOSI – 主设备数据输出，从设备数据输入
• MISO – 主设备数据输入，从设备数据输出
• SCLK – 时钟信号，由主设备产生
• SS – 从设备使能信号，由主设备控制，SS是控制芯片是否被选中，只有片选信号使能,操作才有效。

设备连接如下图：

通过SS片选选择数据交互的设备

SPI 数据的传输过程其实是通过一个移位寄存器来完成的，主机将自己的移位寄存器的数据移出，同时从机的移位寄存器数据移入，同时将自己的数据移出。

SPI串行数据传输结构由MISO、MOSI、SCLK、SS构成,主要是在SCLK的控制下，两个双向移位寄存器进行数据交换。

• CPOL(时钟极性)=0;
• 上升沿发送、下降沿接收。
• 上升沿到来的时候，MOSI上的电平将被发送到从设备的寄存器中。
• 下降沿到来的时候，MISO上的电平将被接收到主设备的寄存器中。
• 假设主机和从机初始化就绪：并且主机的sbuf=0xaa (10101010)，从机的
  sbuf=0x55 (01010101)。

4.2 SPI的工作模式

时钟极性(CPOL)定义了时钟空闲状态电平,对传输协议没有重大影响。

• CPOL=0:时钟空闲状态为低电平。
• CPOL=1:时钟空闲状态为高电平。

时钟相位(CPHA)定义数据的采样时间。

• CPHA=0:在时钟的第一个跳变沿(上升沿或下降沿)进行数据采样。
• CPHA=1:在时钟的第二个跳变沿(上升沿或下降沿)进行数据采样。

SPI的优点：

• 支持全双工操作；
• 操作简单；
• 数据传输速率较高。

SPI的缺点：

• 没有指定的流控制，没有应答机制确认是否接收到数据；
• 只支持单个主机；
• 从器件不能主动传输，收发都有主控器件控制。

五、USB接口电路设计

5.1 简介

USB的英文全称为Universal Serial Bus, 通用串行总线，它是一种快速的，双向的，同步传输的，可以进行热拔插的串行接口。
速度快是USB技术的突出特点之一。
USB在PC机的多种外设上得到应用，包括扫描仪，数码相机，数码摄像机、音频系统、显示器、输入设备等。

目前最常用的是USB2.0和3.0，一般USB3.0都兼容2.0，在确认不是3.0时会自动转为2.0。

市面上常见接线种类：

目前基本上往Type-C接口开始统一。

电路通过上拉电阻来判断接口类型：

• 低速设备的信号线D-在内部通过1.5K电阻上拉到3.3V。当Device保持D-的上拉，则为低速设备插入。
• 高速设备的信号线D+通过1.5K电阻上拉到3.3V，判断为高速设备接入。
  
  

5.2 电路设计要点

共模电感
共模电感可以减小对其他信号的辐射以及减小共模噪声对USB高速信号的影响。

选择要点：

1. 共模电感会影响到高速信号的质量，因此可以采取和0欧姆共lay的形式，如果采用0欧姆时EMI测试通过的话则可以不用。
2. 应选择共模阻抗为80到90欧姆的共模扼流圈

共模干扰信号经过两个绕向相反线圈时，产生两个相互抵消的磁场 H1、H2 。

ESD
因为USB设备为热插拔设备，所以极易产生ESD对主板的电子元件造成损害。
USB 2.0具有480Mbps的传输速率，所以USB信号对于线路上的寄生电容非常的敏感，就算是PF级可能也会造成USB信号失真导致USB设备不能工作。所以要选择电容最小的ESD保护器件。

ESD保护器件的选择要求：

1. 至少能够承受8KV的ESD
2. 低电容。<2pf能够很好的减少对USB信号的干扰
3. 低漏电流，减小电源的损耗

USB走线

1. USB的差分信号的impendence Z=90欧姆
2. 一个USB口需要的电流一般为500mA，但是VBUS走线最好能承受1A的电流，以防over current的事件发生
3. USB D±的走线不能走直角，用钝角或者圆弧走线
4. USB信号同其他CLK或者差分信号走线应>50mil.
5. 应该尽可能的减少VIA， via会造成阻抗的不连续
6. ESD保护器件和共模电感应该尽可能的靠近接口
7. USB D+ -信号走线必须等长

六、网口电路设计

网络的发送协议：

硬件电路的设计主要在数据链路层和物理层如下：

MAC芯片将数据帧发给PHY，PHY与变压器将数据帧转化为网络线上可以传输的电平形式将数据发到网络线上。

MAC属于数据链路层，PHY、变压器、RJ45属于物理层。

以太网MAC和PHY之间接口，常用的有MII、RMII、GMII、RGMII 等。

• MII（Medium Independent Interface，媒体独立接口）：MII 支持 10Mbps和100Mbps的操作，数据位宽为4位，在100Mbps传输速率下，时钟频率为25Mhz。
  “媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。MII接口一共有16根线。
• RMII（Reduced MII）：RMII是MII的简化版，数据位宽为2位，在100Mbps传输速率下，时钟频率为 50Mhz。
• GMII（Gigabit MII）：GMII接口向下兼容 MII接口，支持10Mbps、100Mbps和1000Mbps的操作，数据位宽为8位，在1000Mbps传输速率下，时钟频率为125Mhz。
• RGMII（Reduced GMII）：RGMII是GMII的简化版，数据位宽为4位，在1000Mbps传输速率下，时钟频率为125Mhz，在时钟的上下沿同时采样数据。在100Mbps和10Mbps通信速率下，为单个时钟沿采样。在千兆以太网中，常用的接口为RGMII和GMII接口。RGMII接口的优势是同时适用于10M/100M/1000Mbps通信速率，同时占用的引脚数较少。

MII：

RMII：

PHY的作用：

• 物理层接口收发器ADC/DAC电路
• 互相协商并确定连接速度、双工模式、是否采用流控等。

网络变压器的作用：

• 滤除共模干扰，增强信号，传输更远；
• 隔离PHY端和RJ45端直流；外部干扰；
• 设备间为不同电平时，耦合交流信号，电平与PHY端一致，可保护PHY芯片

RJ45水晶头又称为RJ45插头，是网络连接中重要的接口设备，是一种能沿固定方向插入并自动防止脱落的塑料接头，用于数据电缆的端接，实现设备、配线架模块间的连接。

网口定义：


组别是12、36、45、78，定义功能时要按照组别来定义

PCB布局要点：

• RJ45和变压器之间的距离尽可能的短;
• 芯片每个电源管脚放置一个0.1uf小电容，每个电压应该最少有一个4.7uf的大电容
• 电源信号的走线应该短而宽。退耦电容上的过孔直径最好稍大一点。
• 变压器的两边最好是割地：如果不能，需要在变压器肚子的正下方所有层挖空，不能有任何走线。分割处理，就是为了达到初、次级的隔离;
• 接口接地隔离，我们用磁珠或者电容后，再接地。
• 差分对(Rx±、Tx±) 一般对内做5mil等长。四对差分线，组间为20mil。阻抗为100Ω
• RGMII接口线的TXD和RXD同组同层。TX要与RX之间的距离最好在4W以上，最好是不在同一个层走线。