一种VLSI全局布局时序优化方法和装置与流程

一种vlsi全局布局时序优化方法和装置
技术领域
1.本发明涉及集成电路设计技术领域，具体涉及一种vlsi全局布局时序优化方法、装置、计算机设备和计算机可读存储介质。


背景技术：

2.随着集成电路设计规模的不断增大和越来越复杂的时序约束，实现时序的闭合对于超大规模集成电路(very large scale integration circuit，vlsi)设计流程也变得越来越有挑战性。现在的布局算法主要分为三种：模拟退火算法、基于划分的方法和分析性布局方法。分析性布局方法与模拟退火算法、基于划分的方法相比，分析性布局方法在解的质量和效率上均已被工业界和学术界认可。分析性布局方法被分成三个主要的优化阶段：全局布局(gp)、合法化(lg)和详细布局(dp)。其中，全局布局忽略单元之间的重叠，为每个单元寻找最佳的位置，且全局布局的解的质量在很大程度上决定了最终的布局解的质量；合法化在尽可能保持全局布局解的情况下清除所有的设计规则违规；详细布局进一步优化合法化之后的解的质量。
3.全局布局过程中的时序优化技术主要分为两种：基于线网和基于路径的方法。其中，基于线网的方法将时序信息转换成线网的权重或约束；基于路径的方法通过数学规划问题来直接优化关键路径上的延迟；比起基于线网的方法，基于路径的方法更有可能获得高质量的解。
4.现有的布局算法通常将总线长作为主要的优化目标，这样可能会导致整体的设计流程无法满足时序约束，从而降低了全局布局整体解的质量。
5.目前，针对现有的布局算法在全局布局过程中无法充分考虑复杂的时序约束的问题，尚未提出有效的解决方案。


技术实现要素：

6.有鉴于此，本说明书实施例提供一种vlsi全局布局时序优化方法、装置、计算机设备和计算机可读存储介质，以解决现有的布局算法在全局布局过程中无法充分考虑复杂的时序约束的问题。
7.为解决上述技术问题，本发明的第一方面提供了一种vlsi全局布局时序优化方法，包括：
8.基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格；
9.通过静态时序分析获取所述目标网格中的所有关键路径；
10.基于虚拟线网的时序路径优化方法优化所述关键路径上的延迟。
11.在其中的一些实施例中，基于虚拟线网的时序路径优化方法优化所述关键路径上的延迟包括：
12.根据所述关键路径生成若干第一时序弧，其中，所述第一时序弧为所述关键路径上两个相邻的第一单元之间的连线；
13.将重要程度高于第一预设程度的所述第一时序弧作为下一步优化过程的第一初始时序弧，以优化所述关键路径上的延迟。
14.在其中的一些实施例中，将重要程度高于第一预设程度的所述第一时序弧作为下一步优化过程的第一初始时序弧包括：
15.获取每个所述第一时序弧对应的若干属性，其中，所述若干属性至少包括times、pslack、pdis以及alength，times表示所述第一时序弧的出现次数，pslack表示包含所述第一时序弧的所述关键路径中最差的延迟，pdis表示包含所述第一时序弧的关键路径中最差的曼哈顿距离，alength表示所述第一时序弧的长度；
16.基于所述若干属性计算每个所述第一时序弧对应的重要程度，计算公式如下：
[0017][0018][0019]
其中，γi表示第i条第一时序弧对应的加权权重，criticality(arci)为第一时序弧的重要程度。
[0020]
在其中的一些实施例中，将线长函数和密度函数构成目标函数，以基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格，所述目标函数包括：
[0021][0022]
其中，为光滑的线长函数，为光滑的密度函数，λ表示密度权重。
[0023]
在其中的一些实施例中，所述vlsi全局布局时序优化方法还包括：
[0024]
在使用梯度下降方式优化所述目标函数时，使用jacobi矩阵求逆对所述目标函数进行预处理优化，其中，在使用梯度下降方式优化所述目标函数时，每个第二单元的梯度为：
[0025][0026]
在其中的一些实施例中，所述vlsi全局布局时序优化方法还包括：
[0027]
获取所述目标网格中的若干非关键路径；
[0028]
根据若干所述非关键路径生成若干第二时序弧，其中，所述第二时序弧为所述非关键路径上两个相邻的第三单元之间的连线；
[0029]
从所述若干第二时序弧中挑选若干目标时序弧，其中，所述目标时序弧为长度大于预设长度并且级别低于预设级别的第二时序弧；
[0030]
对所述目标时序弧赋予新权重，以将重要程度高于第二预设程度的所述目标时序弧作为下一步优化过程的第二初始时序弧，以优化所述非关键路径上的延迟。
[0031]
在其中的一些实施例中，对所述目标时序弧赋予新权重包括：
[0032]
对所述目标时序弧设置指定权重，其中，所述指定权重的计算公式如下：
[0033][0034]
其中，weight
factor
为预设权重因子，base为预设基准值，remain为预设保留值，level
arc
为级别，level
max
为最大级别，length
arc
为长度，length
max
为最大长度。
[0035]
本发明的第二方面提供了一种vlsi全局布局时序优化装置，包括：
[0036]
表示单元，所述表示单元用于基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格；
[0037]
获取单元，所述获取单元用于通过静态时序分析获取所述目标网格中的所有关键路径；
[0038]
优化单元，所述优化单元用于基于虚拟线网的时序路径优化方法优化所述关键路径上的延迟。
[0039]
本发明的第三方面提供了一种计算机设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面中所述的vlsi全局布局时序优化方法。
[0040]
本发明的第四方面提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面中所述的vlsi全局布局时序优化方法。
[0041]
与现有技术相比，本发明的一种vlsi全局布局时序优化方法，通过基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格；通过静态时序分析获取目标网格中的所有关键路径；基于虚拟线网的时序路径优化方法优化关键路径上的延迟，解决了现有技术中在全局布局过程中无法充分考虑复杂的时序约束的问题，进一步提高了对时序和线长的优化，提高了全局布局整体解的质量。
附图说明
[0042]
为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0043]
图1为本发明实施例的vlsi全局布局时序优化方法的流程图；
[0044]
图2为本发明实施例的目标单元和待布局区域的示意图；
[0045]
图3为本发明实施例的关键路径的示意图；
[0046]
图4为本发明实施例中对关键路径进行优化的流程图；
[0047]
图5为本发明实施例的第一时序弧(一级时序弧)的示意图；
[0048]
图6为本发明实施例的第一时序弧的扩展算法的示意图；
[0049]
图7为本发明实施例中确定关键路径上arc重要程度的流程图；
[0050]
图8为本发明实施例中构造并优化目标函数的流程图；
[0051]
图9为本发明实施例中对非关键路径进行时序优化的流程图；
[0052]
图10为本发明实施例的vlsi全局布局时序优化装置的结构框图(一)；
[0053]
图11为本发明实施例的vlsi全局布局时序优化装置的结构框图(二)；
[0054]
图12为本发明实施例提供的计算机设备的结构示意图；
[0055]
图13为本发明实施例的全局布局流程图；
[0056]
图14为本发明实施例的关键路径优化流程图。
具体实施方式
[0057]
下面结合附图对本技术实施例进行详细描述。
[0058]
以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0059]
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本技术，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
[0060]
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本技术的基本构想，图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0061]
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践。
[0062]
针对现有技术中的全局布局过程中的时序优化技术无法充分考虑复杂的时序约束的问题，本发明实施例提供的一种vlsi全局布局时序优化方法通过将vlsi全局布局问题转化为同时考虑线长和密度的数学模型，并在此基础上，引用了一种不同于现有技术的预处理技术来提高全局布局的收敛性，同时通过虚拟路径优化方法来优化时序关键路径上的延迟，从而提高了对时序和线长的优化，并提高全局布局过程中的整体解的质量。
[0063]
实施例1
[0064]
图1为本发明实施例的vlsi全局布局时序优化方法的流程图，如图1所示，vlsi全局布局时序优化方法包括：
[0065]
步骤s102、基于线长和密度的无约束化将待布局区域表示为多个相互不重叠的目标网格；
[0066]
步骤s104、通过静态时序分析获取目标网格中的所有关键路径；
[0067]
步骤s106、基于虚拟线网的时序路径优化方法优化关键路径上的延迟。
[0068]
在步骤s102之前，需要在目标网格划分出关键路径和非关键路径，从而便于获取
关键路径或获取非关键路径。
[0069]
在步骤s102中，线长为待布局区域的总线长，密度为全局布局中的待布局区域的部件密度。
[0070]
在其中的一些实施例中，目标网格的数量可以根据待布局区域的尺寸进行设置，也可以根据待布局区域的部件数量进行设置，或者同时综合待布局区域的尺寸和部件数量进行设置。
[0071]
如图2所示，图2中示意性展示了待布局区域被表示为了多个相互不重叠的目标网格。
[0072]
在步骤s104中，在每一次时序迭代过程中，通过静态时序分析(sta)引擎获得所有的关键路径，以便于后续对关键路径的延迟作优化处理，实现适当的时候干预全局布局中的时序优化，使全局布局的结果满足时序约束。
[0073]
如图3所示，图3中示意性展示了目标网格之间的关键路径。
[0074]
其中，图3中仅示意性展示了一个关键路径，并不代表本发明实施例中的所有关键路径。
[0075]
步骤s106用于优化关键路径上的延迟，降低关键路径上的时延，以使全局布局的解更加合理，以便于提高全局布局解的质量。
[0076]
通过步骤s102～步骤s106，将全局布局问题转换为同时考虑线长和密度的无约束优化模型，同时通过对关键路径进行优化，从而解决了现有技术中全局布局过程中无法充分考虑复杂的时序约束的问题，进一步提高了对时序和线长的优化，提高了全局布局整体解的质量。
[0077]
图4为本发明实施例中对关键路径进行优化的流程图，如图4所示，本说明书实施例提供一种使用虚拟线网的方法来优化关键路径上选中的时间弧(arc)，具体地基于虚拟线网的时序路径优化方法优化关键路径上的延迟可以包括：
[0078]
步骤s202、根据关键路径生成若干第一时序弧，其中，第一时序弧为关键路径上的两个相邻的第一单元之间的连线；
[0079]
步骤s204、将重要程度高于第一预设程度的第一时序弧作为下一优化过程的第一初始时序弧，以优化关键路径上的延迟。
[0080]
对于步骤s202，在每一次时序迭代过程中，首先通过静态时序分析(static timing analysis，sta)引擎获得所有的关键路径，然后生成所有的第一时序弧。
[0081]
如图4所示，图4示意性展示了关键路径上的一级时序弧(第一时序弧)。
[0082]
图5为本发明实施例的一个示意性算法，用于第一时序弧的扩展。
[0083]
在其中的一些实施例中，每一关键路径能够生成至少一第一时序弧。
[0084]
其中，第一单元为关键路径上的组件单元。
[0085]
步骤204包括如下步骤：
[0086]
步骤204a、获取所有第一时序弧的重要程度；
[0087]
步骤204b、按照重要程度将所有的第一时序弧进行排序，也即将所有的第一时序弧按照重要到不重要进行等级排序，并设置第一预设程度；
[0088]
步骤204c、将重要程度高于第一预设程度的第一时序弧作为下一步优化过程中的第一初始时序弧，以优化关键路径上的延迟。
[0089]
在步骤204b中，第一预设程度为预设的重要程度等级，第一预设程度可以进行灵活设置，一般而言，第一预设程度为较高等级的重要程度。
[0090]
例如，在从重要到不重要将所有的第一时序弧划分为1～10个等级的情况下，第一预设程度可以设置为第2等级，从而在生成若干第一时序弧之后，能够将重要程度高于第2等级的第一时序弧作为下一优化过程的第一初始时序弧，以优化关键路径上的延迟。
[0091]
在其中的一些实施例中，第一初始时序弧至少为一个。
[0092]
通过步骤s202～步骤s204，通过获取关键路径上各个时序弧，并对时序弧进行排序优化，从而能够对关键路径上的延迟进行优化，以提高全局布局的解的质量。
[0093]
图6为本发明实施例中确定关键路径上arc重要程度的流程图，如图6所示，获取第一时序弧的重要程度包括：
[0094]
步骤s302、获取每个第一时序弧对应的若干属性，其中，若干属性至少包括times、pslack、pdis以及alength；
[0095]
步骤s304、基于若干属性计算每个第一时序弧对应的重要程度。
[0096]
在步骤s302中，times表示每个第一时序弧的出现次数，pslack表示包含第一时序弧的关键路径中最差的延迟，pdis表示包含第一时序弧的关键路径中最差的曼哈顿距离，alength表示第一时序弧的长度。
[0097]
在步骤s304中，计算第一时序弧的重要程度的公式如下：
[0098][0099][0100]
其中，γi表示第i条第一时序弧对应的加权权重，criticality(arci)为第一时序弧的重要程度。
[0101]
通过步骤s302～步骤s304，通过获取第一时序弧的若干属性，并根据若干属性计算出第一时序弧的重要程度，从而能够根据重要程度对第一时序弧进行排序，以便于选择对应的第一时序弧作为下一步优化过程的第一初始时序弧。
[0102]
图7为本发明实施例中目标函数处理的流程图，如图7所示，在基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格中，可通过下述步骤设置出时序优化中使用的目标函数：
[0103]
步骤s402、将线长函数和密度函数构成目标函数，以基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格。
[0104]
在步骤s402中,目标函数包括：
[0105][0106]
其中，为光滑的线长函数，为光滑的密度函数，λ表示密度权重。
[0107]
通过步骤s402，根据线长函数和密度函数构成目标函数，并将密度函数通过加权系数后加入到目标函数中，不仅能够同时考虑到全局布局的线长和密度，而且还考虑了全
局布局中密度的影响，从而便于获取全局布局的最优解。
[0108]
进一步地，在对目标函数进行优化的情况下，传统布局中通常使用hessian矩阵求逆来做预处理，考虑到前述目标方程是非线性的，计算效率有所下降，并且可能收敛速度慢，因而本说明书实施例还提供一种更加先进的预处理技术来替代传统的预处理技术。
[0109]
如图7所示，在对目标函数进行梯度下降的预处理中，可以包括如下步骤：
[0110]
步骤s404、在使用梯度下降方式优化目标函数时，使用jacobi矩阵求逆对目标函数进行预处理优化。
[0111]
对于步骤s404，在全局布局过程中，使用梯度下降来优化目标函数时，每个第二单元的梯度为：
[0112][0113]
通过在步骤s404中，使用jacobi矩阵替换hessian矩阵，提高了计算效率，同时可以提高全局布局过程的稳定性和收敛性。
[0114]
图8为本发明实施例中对非关键路径进行时序优化的流程图，如图8所示，通过使用虚拟线网的方法来优化非关键路径上选中的时间弧(arc)，具体地vlsi全局布局时序优化方法还可以包括：
[0115]
步骤s502、获取目标网格中的若干非关键路径；
[0116]
步骤s504、根据非关键路径生成若干第二时序弧，其中，第二时序弧为非关键路径上两个相邻的第三单元之间的连线；
[0117]
步骤s506、从若干第二时序弧中挑选若干目标时序弧，其中，目标时序弧为长度大于预设长度并且级别低于预设级别的第二时序弧；
[0118]
步骤s508、对目标时序弧赋予新权重，以将重要程度高于第二预设程度的目标时序弧作为下一步优化过程的第二初始时序弧，以优化非关键路径上的延迟。
[0119]
在步骤s504中，每一非关键路径上至少生成一个第二时序弧。
[0120]
其中，第三单元为非关键路径上的组件单元。
[0121]
在步骤s506中，挑选若干目标时序弧应当优先挑选第二时序弧比较长(也即挑选长度大于预设长度的第二时序弧)且级别比较低(也即级别低于预设级别)的第二时序弧，从而对该第二时序弧进行优化以避免在对关键路径的优化过程中引起非关键路径上的延迟变差。
[0122]
其中，在对目标时序弧进行优化的情况下，可以创建2-pin的虚拟线网对目标时序弧进行优化。
[0123]
在步骤s506中，预设长度可以为长度占比在前50％的第二时序弧作为目标时序弧。
[0124]
在步骤s506中，在设置预设级别的情况下，由于第二时序弧可能出现在不同的关键路径中，并且在时序弧扩展过程中，同一个第二时序弧在不同的关键路径中的级别也不相同，因此会产生多个级别，其中，级别越低说明第二时序弧与对应关键路径的关系越密切。
[0125]
在步骤s508中，对目标时序弧设置指定权重，其中，指定权重的计算公式如下：
[0126][0127]
其中，weight
factor
为预设权重因子，base为预设基准值，remain为预设保留值，level
arc
为级别，level
max
为最大级别，length
arc
为长度，length
max
为最大长度。
[0128]
其中,在对目标时序弧设置指定权重的情况下,应当为目标时序弧设置较高的权重,也即目标时序弧的重要程度应当达到第二预设程度。
[0129]
图9为本发明实施例的vlsi全局布局时序优化装置的结构框图(一)，如图9所示，本发明的一种vlsi全局布局时序优化装置90包括：
[0130]
表示单元91，用于基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格；
[0131]
获取单元92，用于通过静态时序分析获取目标网格中的所有关键路径；
[0132]
优化单元93，用于基于虚拟线网的时序路径优化方法优化关键路径上的延迟。
[0133]
在其中的一些实施例中，表示单元91还用于将线长函数和密度函数构成新目标函数，以基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格，新的目标函数包括：
[0134][0135]
其中，为光滑的线长函数，为光滑的密度函数，λ表示密度权重。
[0136]
在其中的一些实施例中，优化单元93还用于：根据关键路径生成若干第一时序弧，其中，第一时序弧为关键路径上两个相邻的第一单元之间的连线；将重要程度高于第一预设程度的第一时序弧作为下一步优化过程的第一初始时序弧，以优化关键路径上的延迟。
[0137]
在其中的一些实施例中，优化单元93还用于：获取每个第一时序弧对应的若干属性，其中，若干属性至少包括以下属性：times、pslack、pdis以及alength，times表示第一时序弧的出现次数，pslack表示包含第一时序弧的关键路径中最差的延迟，pdis表示包含第一时序弧的关键路径中最差的曼哈顿距离，alength表示第一时序弧的长度；并基于若干属性计算每个第一时序弧对应的重要程度。
[0138]
在其中的一些实施例中，优化单元93还用于：基于下述公式计算每一第一时序弧的重要程度。
[0139][0140][0141]
其中，γi表示第i条第一时序弧对应的加权权重，criticality(arci)为第一时序弧的重要程度。
[0142]
在其中的一些实施例中，优化单元93还用于：使用梯度下降方式优化目标函数，使
用jacobi矩阵求逆对目标函数进行预处理优化，其中，在使用梯度下降方式优化目标函数时，每个第二单元的梯度为：
[0143][0144]
图10为本发明实施例的vlsi全局布局时序优化装置的结构框图(二)，如图10所示，vlsi全局布局时序优化装置90还包括：
[0145]
生成单元94，生成单元94用于根据非关键路径生成若干第二时序弧，其中，第二时序弧为非关键路径上两个相邻的第三单元之间的连线；
[0146]
挑选单元95，挑选单元95用于从若干第二时序弧中挑选若干目标时序弧，其中，目标时序弧为长度大于第一预设长度并且级别低于第一预设级别的第二时序弧；
[0147]
赋予单元96，赋予单元96用于对目标时序弧赋予新权重，以对重要程度高于第二预设程度的目标时序弧作为下一步优化过程的第二初始时序弧，以优化非关键路径上的延迟。
[0148]
其中，非关键路径的获取可以通过前述实施例中的获取单元92进行获取，即前述获取单元92还用于获取目标网格中的若干非关键路径，以便其他处理单元能够根据获取单元92给出的非关键路径进行相应处理。
[0149]
在其中的一些实施例中，赋予单元96还用于对目标时序弧设置指定权重，其中，设置指定权重的公式如下：
[0150][0151]
其中，weight
factor
为预设权重因子，base为预设基准值，remain为预设保留值，level
arc
为级别，level
max
为最大级别，length
arc
为长度，length
max
为最大长度。
[0152]
通过上述公式对每个虚拟线网的权重重新赋值计算，能够对于比较那些比较长并且leval较低的arc建立较高的权重，进而对其进行时序优化，获得更好的全局布局解。
[0153]
在一个示例中，weight
factor
设置为0.1，base设置为1，remain设置为4。
[0154]
需要说明的是，上述各个模块可以是功能模块也可以是程序模块，既可以通过软件来实现，也可以通过硬件来实现。对于通过硬件来实现的模块而言，上述各个模块可以位于同一处理器中；或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
[0155]
如图11所示，本技术实施例还提供了一种计算机设备100。该计算机设备100可以包括一个或多个处理器101和存储器102。
[0156]
处理器101可以是中央处理单元(cpu)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制计算机设备中的其他组件以执行期望的功能。
[0157]
存储器102可以包括一个或多个计算机程序，所述计算机程序可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(ram)和/或高速缓冲存储器(cache)等。所述非易失性存储器例
如可以包括只读存储器(rom)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序，处理器101可以运行所述程序指令，以实现上文所述的vlsi全局布局时序优化以及/或者其他期望的功能。
[0158]
除此之外，根据具体应用情况，电子设备还可以包括诸如总线、输入/输出接口等等的任何其他适当的组件。
[0159]
除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器101运行时使得所述处理器101执行本说明书上文的vlsi全局布局时序优化的步骤。
[0160]
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本技术实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如java、c++等，还包括常规的过程式程序设计语言，诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
[0161]
此外，本发明公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，计算机程序指令在被处理器101运行时使得所述处理器101执行本说明书上文的vlsi全局布局时序优化中的步骤。
[0162]
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电、磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
[0163]
实施例2
[0164]
本实施例为本发明的一个具体实施例。
[0165]
如图13所示，本发明的vlsi全局布局流程包括如下步骤
[0166]
步骤s1301、输入网表和约束；
[0167]
步骤s1302、线长驱动的布局；
[0168]
步骤s1303、判断是否进行时序优化，在进行时序优化的情况下，执行步骤s1304，在不进行时序优化的情况下，执行步骤s1305；
[0169]
步骤s1304、关键路径优化；
[0170]
步骤s1305、判断是否收敛，在不收敛的情况下，执行步骤s1302，在收敛的情况下，执行步骤s1306；
[0171]
步骤s1306、输出全局布局结果。
[0172]
其中，在步骤s1302内包括梯度计算和单元位置优化。
[0173]
其中，步骤s1301基本对应步骤s102。
[0174]
其中，步骤s1302基本对应步骤s402～步骤s404。
[0175]
其中，步骤s1303～步骤s1304基本对应步骤s204～步骤s206。
[0176]
其中，步骤s1305～步骤s1302基本对应步骤s402～步骤s404。
[0177]
如图14所示，本发明的关键路径优化包括如下步骤：
[0178]
步骤s1401、时序路径分析；
[0179]
步骤s1402、时序弧扩展；
[0180]
步骤s1403、虚拟线网生成。
[0181]
其中，步骤s1401～步骤s1403对应步骤s202～步骤s204。
[0182]
本说明书中，各个实施例之间相同相似的部分互相参见即可，每个实施例侧重说明的都是与其他实施例的不同之处。尤其，对于后面说明的产品实施例而言，由于其与方法是对应的，描述比较简单，相关之处参见系统实施例的部分说明即可。
[0183]
以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。